Scheture

proiect Scheture este pachetul nostru de captare schematice. Pachetul este construit pe culmea aceeași bază de date ca și toate celelalte produse Stabie-Soft. Editorul schematic se ocupă de cazuri reiterat, ace bus'ed si fire parametru care trece etc.
Cea mai recentă versiune de producție a Scheture este 3.3.1, vă rugăm să descărcați dacă folosind o versiune mai veche a obține cele mai recente actualizări și remedieri de bug-uri.
Poate unul dintre cele mai bune caracteristici este abilitatea scheture de a genera o schematică (și simbolurile) de la formate netlist, cum ar fi Verilog sau condimente. Ia-o de un test de unitate 30 zile și a vedea dacă acesta este potrivit pentru tine. Vezi pagina de stabilire a prețurilor pentru detalii despre gratis 30 evaluări noastre de zi

Caracteristici :.

• Control de utilizare de toate culorile obiectelor și fonturi .
• Control poziție, dimensiune, font, culoare de afișare proprietate de simboluri.
• O plasare specifică a unui simbol poate suprascrie poziție de afișare de proprietate, dimensiunea, fontul sau culoare.
• conexiune implicită de pini simbol de nume posibil pentru schemele specifice.
• În schematică aici, nota conexiunile vrac sunt realizate cu acest tip de conexiune. Nu există conexiune explicită la cea mai mare parte este redactat, dar toate vrac care nu au legătură vor fi conectate prin nume în acest schematică doar.
• conexiune global implicit de simbol pini posibil.

proprietăți
• simbol poate fi setat pentru afișare numai (IE ignorate de netlister).
• Generator Simbol.
• de urmărire net prin ierarhia.
• valori de proprietate & quot; împingere & quot; jos astfel încât în ​​afișaj contextul proprietăți disponibile.
• Extractor.
• Verilog ierarhic afară.
• condiment ierarhic afară.
• ierarhic sparge afară. (Pentru SMASH simulator mod mixt Dolphin lui).
• Netlist la generator schematică a construi o schematică de la un netlist.
• Exemplu de NOR3 și vipera. Ambele aceste scheme au fost construite complet automat de la netlists condiment. Notă Verilog poate fi, de asemenea, auto-centrare a generat pentru sondarea sau vizualizare de HDL.
• parazitare Generator net schematică a vizualiza o rețea de-a extras net de R / C.
• Interfețe cu produs RVE Mentor. Cross-sondă între aspect și schematică.
• Interfețe la open source undă de vizualizare GWave.
• User Pentru port specificat disponibile pentru subcircuits condimente și primitive Verilog.
• Trasarea, și include o comandă pentru a parcelei toate schemele într-o bibliotecă.
• bibliotecă Exemplu de simboluri prevăzut.
• upgrade-uri gratuite după cumpărare

Ce este nou în această versiune:

• Generarea de fișiere PDF pentru o schematică, ierarhie schematic, sau tot bibliotecă. Dacă schematic simbolul este inclus în același PDF, atunci destinațiile de plasare simbol sunt legate de schema în fișierul pentru navigare ușoară. Un exemplu simplu.
• un nou mod de Keypoint a adăugat atât de comenzi inițiate prin apăsarea unei taste fierbinte poate avea primul lor punct intrat în caz de necesitate la locul presei cheie.

Biblioteci
• referință poate fi expresii Tcl permit biblioteci de simboluri pentru a fi mutat ușor.
• New ECL algoritm tranzistor placer în generarea de schematică de la netlist.

Ce este nou în versiunea 3.3.7:

• Această versiune adaugă o comandă fără formă rapid pentru a actualiza fir , nume pin, iar simbolul direct pe ecran.
• Cea mai nouă comandă poate modifica valorile parametrilor de simboluri, cum ar fi W / L prea.
• După invocarea noua comanda, pur și simplu faceți clic pe numele sau parametru valoarea.
• Un cursor este afișat pe fereastra, și puteți începe să tastați.
• Chei, cum ar fi săgeți și șterge muta cursorul afișat pe ecran.
• Acesta este mai simplu și mai rapid de a utiliza decât interfața bazată pe formular existent pentru a schimba aceste valori.